github / Research & data

RISC-jeV

AI-assisted summaries and translations. Check original sources for context and performance claims.

i2cjak · Idioma original: English

Este proyecto demuestra una implementación experimental de una arquitectura de CPU RISC-V utilizando Jev. Sirve como una exploración técnica sobre cómo Jev puede adaptarse para simular conjuntos de instrucciones de hardware de bajo nivel y lógica de procesador.

Resumen traducido · AI-assisted; check the original.

Ver original Copiar enlaceGuardar

JEVLAB ART

Top 10

Supporter

1. W
   Wallpets 270 clics67d left
2. W
   Walltank 188 clics67d left
3. C
   Chowder 141 clics67d left
4. F
   Falconer 121 clics67d left
5. L
   Lemonpod 169 clics67d left
6. M
   Menta 143 clics67d left
7. S
   Sway 100 clics67d left
8. P
   Peon-Ping 91 clics67d left
9. Z
   Zeron 170 clics67d left
10. G
    Guideless 80 clics67d left

Supporters